32.768K可編程振蕩器時(shí)序應(yīng)用的技術(shù)原理
來源:http://diker.cn 作者:金洛鑫電子 2019年09月12
典型的移動(dòng)設(shè)備,取決于應(yīng)用處理器的選擇、分區(qū)和它支持的其他功能,可以包含幾個(gè)定時(shí)設(shè)備,包括一個(gè)或多個(gè)32千赫時(shí)鐘,無論是PMIC貼片振蕩器的一部分,還是以PMIC的XIN引腳供電的外部振蕩器,在掛起/休眠狀態(tài)下對(duì)電池壽命的延長起著重要作用.SiT15xx系列是SiTime公司的新一代硅微機(jī)電系統(tǒng)32千赫振蕩器,為傳統(tǒng)片內(nèi)振蕩器、外部石英振蕩器或石英晶體(XTALs)提供了一種省電的替代方案.
在移動(dòng)設(shè)備中,32.768kHzXTAL可以替換為SiT15xx貼片晶振,以進(jìn)一步降低功耗.這些MEMS振蕩器具有低功率輸出,具有750nA核心電源電流(典型值).SiT15xx具有額外的省電功能,例如低至1.2V的工作頻率,低至1Hz的可編程頻率以及可編程輸出擺幅.
可編程頻率
基于MEMS的振蕩器基于可編程架構(gòu),允許定制包括頻率和電源電壓在內(nèi)的功能.這些可編程功能可用于優(yōu)化系統(tǒng)設(shè)計(jì),包括降低功耗.例如,SiT15xxMEMS振蕩器的頻率可編程為1Hz至32.768kHz,功率為2.降低頻率會(huì)顯著降低輸出負(fù)載電流(C*V*F).例如,將頻率從32.768K降低到10kHz可將負(fù)載電流提高70%.同樣,將輸出頻率從32.768kHz降低到1Hz會(huì)使負(fù)載電流降低99%以上.(參見下面的示例.)由于低頻諧振器的物理尺寸限制,QuartzXTAL不能提供低于32.768kHz的頻率.
可編程輸出
最新一代基于MEMS的有源晶振提供的另一項(xiàng)新的省電功能是納米驅(qū)動(dòng),一種可編程輸出擺幅.此功能允許將輸出擺幅編程為較低的電壓擺幅,并與PMIC/芯片組匹配,如圖3所示.該可編程輸出級(jí)可最大限度地降低功耗并保持與下游有源貼片晶振輸入的兼容性.輸出擺幅可從全擺幅降至200mV,與全擺幅LVCMOS相比,功耗降低40%. 降低頻率和輸出擺幅以降低電流消耗以下示例說明了如何降低輸出擺幅和頻率對(duì)電流消耗的影響.無負(fù)載電源電流-在計(jì)算SiT15xx晶振的空載功率時(shí),需要添加內(nèi)核和輸出驅(qū)動(dòng)器組件.由于輸出電壓擺幅可以設(shè)置為在200mV和800mV之間減小擺幅,因此輸出驅(qū)動(dòng)器電流是可變的.因此,空載工作電源電流分為核心和輸出驅(qū)動(dòng)兩部分.以下示例說明了降低擺動(dòng)輸出的低功耗優(yōu)勢(shì).例如,與LVCMOS(2.1V)擺幅相比,沒有負(fù)載電流提高20%以上.
方程式如下:
總供電電流(空載)=IddCore+Idd輸出級(jí)其中,
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(Voutpp)
•對(duì)于納米驅(qū)動(dòng)減少擺幅,選擇輸出電壓擺幅或VOH/VOL
例1:全擺幅LVCMOS
•Vdd=3.3V(Avg)
•Voutpp=2.1V(設(shè)備的最大輸出)
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(2.1V)=347nA
無負(fù)載電源電流=750nA+397nA=1097nA
示例2:納米驅(qū)動(dòng)減少擺動(dòng)
•Vdd=3.3V(Avg)
•納米驅(qū)動(dòng)輸出選擇:
•Voutpp=VOH-VOL=0.6V
•其中,VOH=1.1V,VOL=0.5V
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(0.6V)=100nA
納米驅(qū)動(dòng)無負(fù)載電源電流=750nA+100nA=850nA
帶負(fù)載的總供電電流-要計(jì)算總供電電流,包括負(fù)載,請(qǐng)按照下面列出的公式計(jì)算.額外的負(fù)載電流來自負(fù)載電容,輸出電壓和頻率(C*V*F)的組合.由于MEMS 0scillator包括納米驅(qū)動(dòng)減少M(fèi)EMS貼片晶振擺幅輸出和低至1Hz的可選輸出頻率,因此這兩個(gè)變量將顯著改善負(fù)載電流.當(dāng)考慮負(fù)載電流時(shí),納米驅(qū)動(dòng)的好處確實(shí)變得很重要.如示例4所示,納米驅(qū)動(dòng)的功率降低了40%以上.降低輸出時(shí)鐘頻率可顯著降低負(fù)載電流.
總電流=Idd核心+Idd輸出驅(qū)動(dòng)器+負(fù)載電流在哪里,
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(Voutpp)
•IddLoad=CLoad*Vout*頻率
•假設(shè)負(fù)載電容為10p
移動(dòng)設(shè)備中的電池在長暫停/睡眠狀態(tài)期間比在其活動(dòng)狀態(tài)期間丟失更多容量.低功耗狀態(tài)下電池消耗的主要原因是由32kHz計(jì)時(shí)振蕩器提供時(shí)鐘的電源和電池管理電路.在暫停/休眠狀態(tài)期間保持電池容量的最佳解決方案是利用新的微功耗可編程1Hz至32kHz硅MEMS可編程晶體振蕩器提供的省電方案.通過編程這種新型振蕩器的頻率和輸出電壓,可以根據(jù)移動(dòng)設(shè)備中的特定功率管理實(shí)現(xiàn)顯著降低電流消耗.
在移動(dòng)設(shè)備中,32.768kHzXTAL可以替換為SiT15xx貼片晶振,以進(jìn)一步降低功耗.這些MEMS振蕩器具有低功率輸出,具有750nA核心電源電流(典型值).SiT15xx具有額外的省電功能,例如低至1.2V的工作頻率,低至1Hz的可編程頻率以及可編程輸出擺幅.
可編程頻率
基于MEMS的振蕩器基于可編程架構(gòu),允許定制包括頻率和電源電壓在內(nèi)的功能.這些可編程功能可用于優(yōu)化系統(tǒng)設(shè)計(jì),包括降低功耗.例如,SiT15xxMEMS振蕩器的頻率可編程為1Hz至32.768kHz,功率為2.降低頻率會(huì)顯著降低輸出負(fù)載電流(C*V*F).例如,將頻率從32.768K降低到10kHz可將負(fù)載電流提高70%.同樣,將輸出頻率從32.768kHz降低到1Hz會(huì)使負(fù)載電流降低99%以上.(參見下面的示例.)由于低頻諧振器的物理尺寸限制,QuartzXTAL不能提供低于32.768kHz的頻率.
可編程輸出
最新一代基于MEMS的有源晶振提供的另一項(xiàng)新的省電功能是納米驅(qū)動(dòng),一種可編程輸出擺幅.此功能允許將輸出擺幅編程為較低的電壓擺幅,并與PMIC/芯片組匹配,如圖3所示.該可編程輸出級(jí)可最大限度地降低功耗并保持與下游有源貼片晶振輸入的兼容性.輸出擺幅可從全擺幅降至200mV,與全擺幅LVCMOS相比,功耗降低40%. 降低頻率和輸出擺幅以降低電流消耗以下示例說明了如何降低輸出擺幅和頻率對(duì)電流消耗的影響.無負(fù)載電源電流-在計(jì)算SiT15xx晶振的空載功率時(shí),需要添加內(nèi)核和輸出驅(qū)動(dòng)器組件.由于輸出電壓擺幅可以設(shè)置為在200mV和800mV之間減小擺幅,因此輸出驅(qū)動(dòng)器電流是可變的.因此,空載工作電源電流分為核心和輸出驅(qū)動(dòng)兩部分.以下示例說明了降低擺動(dòng)輸出的低功耗優(yōu)勢(shì).例如,與LVCMOS(2.1V)擺幅相比,沒有負(fù)載電流提高20%以上.
方程式如下:
總供電電流(空載)=IddCore+Idd輸出級(jí)其中,
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(Voutpp)
•對(duì)于納米驅(qū)動(dòng)減少擺幅,選擇輸出電壓擺幅或VOH/VOL
例1:全擺幅LVCMOS
•Vdd=3.3V(Avg)
•Voutpp=2.1V(設(shè)備的最大輸出)
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(2.1V)=347nA
無負(fù)載電源電流=750nA+397nA=1097nA
示例2:納米驅(qū)動(dòng)減少擺動(dòng)
•Vdd=3.3V(Avg)
•納米驅(qū)動(dòng)輸出選擇:
•Voutpp=VOH-VOL=0.6V
•其中,VOH=1.1V,VOL=0.5V
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(0.6V)=100nA
納米驅(qū)動(dòng)無負(fù)載電源電流=750nA+100nA=850nA
帶負(fù)載的總供電電流-要計(jì)算總供電電流,包括負(fù)載,請(qǐng)按照下面列出的公式計(jì)算.額外的負(fù)載電流來自負(fù)載電容,輸出電壓和頻率(C*V*F)的組合.由于MEMS 0scillator包括納米驅(qū)動(dòng)減少M(fèi)EMS貼片晶振擺幅輸出和低至1Hz的可選輸出頻率,因此這兩個(gè)變量將顯著改善負(fù)載電流.當(dāng)考慮負(fù)載電流時(shí),納米驅(qū)動(dòng)的好處確實(shí)變得很重要.如示例4所示,納米驅(qū)動(dòng)的功率降低了40%以上.降低輸出時(shí)鐘頻率可顯著降低負(fù)載電流.
總電流=Idd核心+Idd輸出驅(qū)動(dòng)器+負(fù)載電流在哪里,
•IddCore=750nA
•Idd輸出級(jí)=(165nA/V)(Voutpp)
•IddLoad=CLoad*Vout*頻率
•假設(shè)負(fù)載電容為10p
移動(dòng)設(shè)備中的電池在長暫停/睡眠狀態(tài)期間比在其活動(dòng)狀態(tài)期間丟失更多容量.低功耗狀態(tài)下電池消耗的主要原因是由32kHz計(jì)時(shí)振蕩器提供時(shí)鐘的電源和電池管理電路.在暫停/休眠狀態(tài)期間保持電池容量的最佳解決方案是利用新的微功耗可編程1Hz至32kHz硅MEMS可編程晶體振蕩器提供的省電方案.通過編程這種新型振蕩器的頻率和輸出電壓,可以根據(jù)移動(dòng)設(shè)備中的特定功率管理實(shí)現(xiàn)顯著降低電流消耗.
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2024-03-04]Jauch的40MHz的石英毛坯有多厚?...
- [2023-09-21]Skyworks領(lǐng)先同行的綠色生產(chǎn)標(biāo)準(zhǔn)...
- [2023-06-28]適合于超聲波的6G常用低成本貼片...
- [2020-07-13]應(yīng)用到晶振的質(zhì)量因數(shù)Q數(shù)字方程...
- [2020-07-03]多晶振蕩器的存在與作用還有多少...
- [2020-06-29]何時(shí)使用Oscillator與時(shí)鐘才最合...
- [2020-06-24]組成TCXO振蕩器的5個(gè)核心元器件...
- [2020-06-08]Cardinal壓控振蕩器的鎖相環(huán)基礎(chǔ)...