何時(shí)使用Oscillator與時(shí)鐘才最合適并能提高性能
　　提到時(shí)鐘大家可能第一時(shí)間想到的,就是掛在墻上的那種時(shí)鐘,或者手表,萬(wàn)年歷之類的計(jì)時(shí)工具,但今天我們要說(shuō)的是電子產(chǎn)品內(nèi)部的時(shí)鐘系統(tǒng),它與頻率控制元器件的關(guān)系緊密相連,可以說(shuō)是互相成就的一種互通關(guān)系.Oscillator經(jīng)常被用到高端的基準(zhǔn)時(shí)鐘系統(tǒng),提供精準(zhǔn)度高,穩(wěn)定性好的時(shí)鐘信號(hào),使數(shù)據(jù)信息快捷并準(zhǔn)確的展現(xiàn)出來(lái),但是問(wèn)題來(lái)了,要怎樣正確的選擇和應(yīng)用時(shí)鐘和石英晶體振蕩器,這是一個(gè)重要的問(wèn)題,今天主要就給大家講解下時(shí)鐘與振蕩器的關(guān)系,以及如何應(yīng)用它們并提供性能.
　　硬件設(shè)計(jì)并不容易.隨著要支持的標(biāo)準(zhǔn)數(shù)量不斷增加以及高性能應(yīng)用程序所帶來(lái)的復(fù)雜性呈指數(shù)級(jí)增長(zhǎng),開(kāi)發(fā)人員正在努力在不斷擴(kuò)大的標(biāo)準(zhǔn),協(xié)議和規(guī)范數(shù)量之間尋求恰當(dāng)?shù)钠胶?并結(jié)合更高的速度.串行數(shù)據(jù)傳輸.
　　無(wú)線基礎(chǔ)設(shè)施,網(wǎng)絡(luò),數(shù)據(jù)中心,廣播視頻,測(cè)試和測(cè)量以及工業(yè)自動(dòng)化領(lǐng)域的挑戰(zhàn)也正在影響時(shí)序組件的選擇,因?yàn)闀r(shí)鐘抖動(dòng)會(huì)對(duì)高速串行數(shù)據(jù)傳輸應(yīng)用中的誤碼率產(chǎn)生負(fù)面影響.以及數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中的信噪比和有效位數(shù).考慮到時(shí)序的重要性,一些硬件開(kāi)發(fā)人員和架構(gòu)師會(huì)在設(shè)計(jì)過(guò)程的開(kāi)始而不是等到以后再制定時(shí)鐘決策.
　　每個(gè)硬件設(shè)計(jì)都需要某種程度的時(shí)序解決方案.根據(jù)應(yīng)用要求,解決方案的范圍從簡(jiǎn)單的基于石英的晶體和石英晶體振蕩器到更高集成度的時(shí)鐘設(shè)備.在組件選擇上,沒(méi)有一種萬(wàn)能的策略適用.一個(gè)常見(jiàn)的問(wèn)題是如何決定何時(shí)使用振蕩器而不是時(shí)鐘.每種方法都各有利弊.另一個(gè)同樣具有挑戰(zhàn)性的問(wèn)題是如何為給定應(yīng)用選擇正確的時(shí)鐘設(shè)備?
　　每個(gè)硬件設(shè)計(jì)都需要某種程度的時(shí)序解決方案.根據(jù)應(yīng)用要求,解決方案的范圍從簡(jiǎn)單的基于石英的晶體和振蕩器到更高集成度的時(shí)鐘設(shè)備.
　　最好的開(kāi)始方法是按時(shí)鐘數(shù)量,頻率和信號(hào)格式(例如差分,單端)列出所有系統(tǒng)級(jí)時(shí)鐘要求.對(duì)于數(shù)據(jù)轉(zhuǎn)換器,以太網(wǎng)交換機(jī)和PHY以及FPGA收發(fā)器的關(guān)鍵性能時(shí)鐘,了解每個(gè)時(shí)鐘的相位噪聲或抖動(dòng)規(guī)范非常重要.掌握了這些信息后,您可以使用簡(jiǎn)單的清單來(lái)為您的應(yīng)用程序確定正確的設(shè)備.
何時(shí)使用振蕩器:
　　最簡(jiǎn)單的時(shí)鐘產(chǎn)生源是振蕩器(XO),它產(chǎn)生一個(gè)輸出時(shí)鐘.通常,當(dāng)系統(tǒng)僅需要一個(gè)或兩個(gè)時(shí)鐘參考時(shí),最好選擇一個(gè)XO.XO的選擇標(biāo)準(zhǔn)應(yīng)基于所需的頻率,下游設(shè)備的抖動(dòng)預(yù)算和百萬(wàn)分之一(ppm)的穩(wěn)定性.如果需要考慮空間和性能,則另一個(gè)越來(lái)越重要的標(biāo)準(zhǔn)是電源噪聲抑制.傳統(tǒng)的基于石英的晶體振蕩器通常需要片外低壓差(LDO)調(diào)節(jié)器,以提供干凈的電源和低抖動(dòng)時(shí)鐘.在開(kāi)關(guān)模式電源應(yīng)用中,使用集成了片上功率調(diào)節(jié)的基于PLL的振蕩器是有益的,從而消除了離散LDO.另一個(gè)考慮因素是PCB布局.在某些設(shè)計(jì)中最好在本地生成所有時(shí)鐘,緊接下游SoC/FPGA/ASIC/PHY.這種方法可優(yōu)化傳輸線和信號(hào)完整性,并且無(wú)需在密集的電路板上布線時(shí)鐘.最后,不要忘記提前期.
　　傳統(tǒng)定制頻率振蕩器的交貨時(shí)間可能接近14周或更長(zhǎng).基于PLL的振蕩器的另一個(gè)好處是,它們的交貨時(shí)間短得多(1周或更短).
何時(shí)使用時(shí)鐘:
　　一般而言,當(dāng)應(yīng)用程序需要三個(gè)或更多時(shí)鐘參考并且目標(biāo)IC都在同一板上時(shí),時(shí)鐘設(shè)備比振蕩器更可取.如果所有必需的時(shí)鐘都具有相同的頻率和信號(hào)格式(單端或差分),則可以使用簡(jiǎn)單的時(shí)鐘扇出緩沖器.如果應(yīng)用需要多種頻率和/或信號(hào)格式,則應(yīng)使用基于PLL的時(shí)鐘發(fā)生器.在許多FPGA/ASIC應(yīng)用中,該器件具有用于數(shù)據(jù)路徑,控制平面和存儲(chǔ)器控制器的多個(gè)時(shí)域.這些應(yīng)用非常適合時(shí)鐘發(fā)生器.大多數(shù)時(shí)鐘發(fā)生器應(yīng)用都是自由運(yùn)行的,其中內(nèi)部PLL及其相關(guān)的輸出時(shí)鐘同步到石英晶體諧振器或XO輸入.
自由運(yùn)行的應(yīng)用程序示例包括處理器時(shí)鐘:
　　某些應(yīng)用需要同步時(shí)鐘以確保源和目標(biāo)以相同的頻率工作.對(duì)于同步應(yīng)用,建議使用抖動(dòng)衰減時(shí)鐘來(lái)鎖定參考時(shí)鐘,衰減時(shí)鐘信號(hào)上的抖動(dòng)以消除不想要的噪聲,并為下游設(shè)備提供低抖動(dòng)輸出時(shí)鐘.使用時(shí)鐘IC內(nèi)的窄帶PLL來(lái)實(shí)現(xiàn)抖動(dòng)濾波功能.這些抖動(dòng)清除器通常用于有線和無(wú)線基礎(chǔ)結(jié)構(gòu)應(yīng)用以及需要多個(gè)攝像機(jī)和視頻源才能在電視演播室內(nèi)保持正確同步的廣播視頻應(yīng)用中.
　　使用集成時(shí)鐘設(shè)備而不是多個(gè)晶體振蕩器具有多個(gè)優(yōu)點(diǎn).通過(guò)用單個(gè)設(shè)備替換系統(tǒng)中的多個(gè)潛在故障點(diǎn),可以簡(jiǎn)化設(shè)計(jì),從而提高整體板級(jí)可靠性.同樣,用單個(gè)IC替換多個(gè)組件也具有成本優(yōu)勢(shì).但是,必須考慮一些折衷.執(zhí)行所有時(shí)鐘生成的集中式時(shí)鐘設(shè)備仍然要求所有信號(hào)都在板上路由和分配.應(yīng)該使用優(yōu)化信號(hào)完整性的最佳做法,例如差分路由時(shí)鐘以利用差分時(shí)鐘的共模抑制功能.另一個(gè)考慮因素是多來(lái)源.XO提供行業(yè)標(biāo)準(zhǔn)的封裝和引腳排列,而時(shí)鐘設(shè)備通常是單源的.如果需要考慮多源采購(gòu),則建議使用基于XO的晶振解決方案.
使用集成時(shí)鐘設(shè)備而不是多個(gè)晶體振蕩器具有多個(gè)優(yōu)點(diǎn):
　　高性能時(shí)鐘設(shè)備可通過(guò)提供整數(shù)和小數(shù)時(shí)鐘合成的任意組合來(lái)簡(jiǎn)化XO更換.一個(gè)重要的設(shè)計(jì)考慮因素是仔細(xì)檢查每個(gè)器件的時(shí)鐘抖動(dòng)分?jǐn)?shù)性能.某些解決方案具有分?jǐn)?shù)時(shí)鐘抖動(dòng)高度可變的風(fēng)險(xiǎn),這可能會(huì)導(dǎo)致器件在性能敏感型應(yīng)用中可能無(wú)法提供足夠的抖動(dòng)設(shè)計(jì)余量.最好讓時(shí)序供應(yīng)商為性能至關(guān)重要的時(shí)鐘提供抖動(dòng)測(cè)量,以確保晶振能夠滿足應(yīng)用需求.應(yīng)該配置所有輸出時(shí)鐘,以便抖動(dòng)測(cè)量考慮輸出時(shí)鐘之間的串?dāng)_.另一個(gè)關(guān)鍵的設(shè)計(jì)考慮因素是擴(kuò)頻時(shí)鐘,這是減少計(jì)算和工業(yè)應(yīng)用中電磁干擾(EMI)的常用技術(shù).如果應(yīng)用程序需要混合使用擴(kuò)展時(shí)鐘和非擴(kuò)展時(shí)鐘,則務(wù)必仔細(xì)閱讀每個(gè)時(shí)鐘數(shù)據(jù)表,以確保器件能夠同時(shí)生成擴(kuò)展頻譜時(shí)鐘和方波時(shí)鐘,這一點(diǎn)很重要.
　　集成時(shí)鐘設(shè)備提供了在某些應(yīng)用中有用的其他優(yōu)勢(shì).例如,可以在某些時(shí)鐘設(shè)備上更改每個(gè)輸出時(shí)鐘的頻率,從而簡(jiǎn)化了設(shè)計(jì)驗(yàn)證期間的頻率裕度測(cè)試.每個(gè)輸出時(shí)鐘的相位可以在某些時(shí)鐘設(shè)備上類似地更改,從而使時(shí)鐘輸出沿的排列變得容易,并可以補(bǔ)償時(shí)鐘信號(hào)之間的PCB級(jí)走線長(zhǎng)度不匹配.盡管并非總是需要這些功能,但是如果需要優(yōu)化設(shè)計(jì)就可以支持這些功能,則可以放心使用.
下表總結(jié)了在為下一個(gè)設(shè)計(jì)做出時(shí)鐘決策時(shí)應(yīng)考慮的選擇標(biāo)準(zhǔn):

參數(shù)	XO	時(shí)鐘緩沖器	時(shí)鐘發(fā)生器	抖動(dòng)衰減器
#個(gè)輸出時(shí)鐘	1	2+	2+	2+
積分	低	輕度	高	高
自由運(yùn)行	是	是	是	是
同步運(yùn)轉(zhuǎn)	否	是	是	是
時(shí)鐘倍頻	否	否	是	是
抖動(dòng)清除	否	否	否	是
電路板布線靈活性	簡(jiǎn)單	復(fù)雜	復(fù)雜	復(fù)雜
頻率分集	單頻	單頻	多頻	多頻
時(shí)鐘輸出信號(hào)格式(單端或差分)	訂購(gòu)選項(xiàng)	訂購(gòu)選項(xiàng)或帶子
板級(jí)可靠性	取決于定時(shí)組件的數(shù)量,通常,組件數(shù)量越少,板級(jí)可靠性就越高.
多源	是	有時(shí)	否	否
多源功能簡(jiǎn)化了時(shí)鐘樹(shù)設(shè)計(jì)	外形小巧放置在IC旁邊內(nèi)置電源噪聲抑制	低附加抖動(dòng) 格式/級(jí)別翻譯(某些設(shè)備)	整數(shù)+小數(shù)時(shí)鐘合成格式/級(jí)別翻譯	整數(shù)+小數(shù)時(shí)鐘合成格式/級(jí)別翻譯抖動(dòng)/清除無(wú)間斷切換延期

　　按照上面列出的準(zhǔn)則,可以大大簡(jiǎn)化為即將到來(lái)的設(shè)計(jì)選擇正確的時(shí)鐘或振蕩器的過(guò)程.Silicon Laboratories提供各種抖動(dòng)衰減時(shí)鐘,時(shí)鐘發(fā)生器,時(shí)鐘緩沖器,XO和VCXO晶振,以滿足客戶獨(dú)特的時(shí)序要求.
何時(shí)使用Oscillator與時(shí)鐘才最合適并能提高性能

正在載入評(píng)論數(shù)據(jù)...

上一篇：組成TCXO振蕩器的5個(gè)核心元器件和元素

下一篇：多晶振蕩器的存在與作用還有多少人不知道的?

此文關(guān)鍵字： Crystal Oscillator 時(shí)鐘晶體振蕩器晶振性能

姓名：
郵箱：
正文：

資訊中心

金洛博客

何時(shí)使用Oscillator與時(shí)鐘才最合適并能提高性能

相關(guān)資訊